基于FPGA的神经形态高阶Ising机用于动态电网优化

诸如 AMD Versal 等大规模高密度 FPGA 的出现，使得神经形态伊辛机的高效硬件实现成为可能，为复杂组合优化解锁了前所未有的性能。这一计算范式的一个关键应用是动态电网优化，具体而言是配电网重构（DNR），其目标是通过实时优化网络开关配置来缓解严重的电阻损耗并降低电费。本文提出了一种基于 FPGA 的神经形态高阶伊辛机，用于高速、自适应的 DNR。通过多项式无约束二进制优化（PUBO）形式将 DNR 直接映射到高阶伊辛相互作用上，所提出的架构对于 IEEE 33 节点网络仅需 179 个自旋，相比标准二次型形式减少了 6 倍。该架构在 AMD Versal Premium VP1802 FPGA 上实现，每 20 ns 执行一次并行自旋组更新，并以 1.6–29.3 ms 的中位延迟求解 33、51 和 69 节点基准网络，相较于 Gurobi 获得首个最优解实现了 7–58 倍的加速。使用该求解器并扩展网络开关灵活性可将功率损耗降低 80.71 kW（57.83%），而在时变需求下每 10 s 进行一次自适应重构，相比静态每日重构每天可节省 131.16 kWh，凸显了高阶伊辛硬件在快速、自适应智能电网管理方面的潜力。

中文由 AI 翻译，仅供参考，以原文为准。